


PRUEBA ELIMINATORIA. MODELO B

ESTRUCTURA DE COMPUTADORES

Duración: 110 minutos.


1. (0.2 p) Añadir el bit de paridad par, en el peso más significativo, al siguiente paquete de información: 1110100.
2. (0.4 p) Realiza la extensión de signo para adaptar los siguientes números binarios dados en complemento a 2 de cuatro bits a 8 bits.
 - a. 1101
 - b. 0011
3. (0.2 p) ¿Cuál es la diferencia entre “llenar de 0s” y “Extensión de signo”?
4. (0.3 p) ¿Se puede en la arquitectura de Harvard acceder al mismo tiempo a datos y a instrucciones? ¿Por qué?
5. (0.9 p) ¿Qué tipo de unidad es? ¿Qué operaciones realiza?



6. Para la unidad aritmética del apartado anterior, indica qué valores se obtienen en los siguientes casos:
- (015 p) Si $A[0010]$, $B[0101]$, $S_0=0$ y $S_1=1$
 - (0.15 p) Si $A[0101]$, $B[0011]$, $S_0=1$ y $S_1=0$

7. (0.2 p) ¿Quiénes forman la ruta de datos?
8. (0.2 p) La palabra de control de la unidad de control microprogramada consta de _____ bits que la palabra de control de la unidad de control cableada.
9. (0.2 p) ¿Por qué no son del mismo tamaño la memoria principal y la memoria de control?
10. (0.4 p) ¿Qué información se guarda en la memoria principal? ¿Qué información se guarda en la memoria de control?
11. (0.3 p) ¿Con qué modelo de arquitectura se relaciona la unidad de control microprogramada? ¿Por qué?
12. (0.2 p) ¿Qué es la ejecución en canalización?
13. (0.5 p) Las siguientes cuatro instrucciones se ejecutan mediante canalización de 4 etapas (IF, DOF, EX y WB). ¿Está bien planteada? ¿Por qué? ¿Existe solución?
- ```
mov R3, R0
add R2,R0,R3
mov R4,R0
```
14. (0.4 p) Para cierta arquitectura con memoria de control de 256x32, indica a qué alude el término de 256, y a qué alude el término de 32.

15. (0.2 p) En el secuenciamiento \_\_\_\_\_ un incrementador facilita la posición de memoria donde se halla la siguiente microinstrucción.
16. (0.3 p) Para una computadora con y sin canalización, indica cuál es la diferencia respecto al reloj.
17. (0.2 p) ¿De cuántos bits es el campo NA si la memoria de control es de 1024x32?
18. (0.4 p) ¿En la palabra de control de qué Unidad de Control aparece el campo NA? ¿Y el campo PL?
19. A partir de la siguiente figura contesta a las preguntas.
- (0.2 p) ¿Cuál es la función de la Unidad de Control?
- (0.2 p) ¿Qué tipo de Unidad de Control se representa en la figura?
- (0.2 p) ¿Cuántas instrucciones admite esta arquitectura como máximo?
- (0.2 p) ¿De cuántos registros internos consta la arquitectura?
- (0.5 p) La instrucción C7B2, ¿a qué palabra de control da lugar? (Indica la palabra de control en hexadecimal).



20. A partir de la instrucción máquina cuyo código corresponde a 98D7,  
(0.2 p) Rellena la tabla.

| Opcode |  |  |  |  |  | DA |  |  | AA |  |  | OP |  |  |
|--------|--|--|--|--|--|----|--|--|----|--|--|----|--|--|
|        |  |  |  |  |  |    |  |  |    |  |  |    |  |  |

(0.2 p) ¿Qué acción indica la instrucción?

(0.2 p) ¿El contenido del campo OP, es positivo o negativo? ¿Por qué?

(0.2p) Esta instrucción, ¿modifica algún bit de estado? ¿Por qué?

(0.2 p) Si PC=199, en decimal, actualiza el PC. ¿Cuál es su valor actualizado en decimal?

(0.2 p) ¿Se modifica el valor de algún registro interno? En caso afirmativo, indica cuál y cómo quedaría:

|    |     |    |     |
|----|-----|----|-----|
| R1 | 02h | R3 | 01h |
| R2 | 00h | R4 | D4h |
| R5 | 00h | R7 | 01h |
| R6 | 53h | R8 | A8h |


| Instrucción          | Código de Operación | Mnemónico | Dirección  | Descripción                                                             | Bits de estado |
|----------------------|---------------------|-----------|------------|-------------------------------------------------------------------------|----------------|
| Mover A              | 0000000             | MOVA      | DA, AA     | $R[DA] \leftarrow R[AA]^*$                                              | N, Z           |
| Incrementar          | 0000001             | INC       | DA, AA     | $R[DA] \leftarrow R[AA] + 1^*$                                          | N, Z           |
| Sumar                | 0000010             | ADD       | DA, AA, BA | $R[DA] \leftarrow R[AA] + R[BA]^*$                                      | N, Z           |
| Restar               | 0000101             | SUB       | DA, AA, BA | $R[DA] \leftarrow R[AA] - R[BA]^*$                                      | N, Z           |
| Decrementar          | 0000110             | DEC       | DA, AA     | $R[DA] \leftarrow R[AA] - 1^*$                                          | N, Z           |
| AND                  | 0001000             | AND       | DA, AA, BA | $R[DA] \leftarrow R[AA] \text{ and } R[BA]^*$                           | N, Z           |
| OR                   | 0001001             | OR        | DA, AA, BA | $R[DA] \leftarrow R[AA] \text{ or } R[BA]^*$                            | N, Z           |
| XOR                  | 0001010             | XOR       | DA, AA, BA | $R[DA] \leftarrow R[AA] \text{ xor } R[BA]^*$                           | N, Z           |
| NOT                  | 0001011             | NOT       | DA, AA     | $R[DA] \leftarrow \text{not } R[AA]^*$                                  | N, Z           |
| Mover B              | 0001100             | MOVB      | DA, BA     | $R[DA] \leftarrow R[BA]^*$                                              |                |
| Desp. Dcha           | 0001101             | SHR       | DA, BA     | $R[DA] \leftarrow \text{sr } R[BA]^*$                                   |                |
| Desp. Izqda          | 0001110             | SHL       | DA, BA     | $R[DA] \leftarrow \text{sl } R[BA]^*$                                   |                |
| Cargar inm.          | 1001100             | LDI       | DA, OP     | $R[DA] \leftarrow OP^*$                                                 |                |
| Sumar inm.           | 1000010             | ADI       | DA, AA, OP | $R[DA] \leftarrow R[AA] + OP^*$                                         | N, Z           |
| Cargar               | 0010000             | LD        | DA, AA     | $R[DA] \leftarrow M[AA]^*$                                              |                |
| Almacenar            | 0100000             | ST        | AA, BA     | $M[AA] \leftarrow R[BA]^*$                                              |                |
| Saltarsi<br>cero     | 1100000             | BRZ       | AA, AD     | if $R[AA] = 0$ ; $PC \leftarrow PC + AD$<br>else $PC \leftarrow PC + 1$ | N, Z           |
| Saltarsi<br>negativo | 1100001             | BRN       | AA, AD     | if $R[AA] < 0$ ; $PC \leftarrow PC + AD$<br>else $PC \leftarrow PC + 1$ | N, Z           |
| Salto incond.        | 1110000             | JMP       | AA         | $PC \leftarrow R[AA]$                                                   |                |

21. Una ruta de datos está compuesta por 5 elementos que forman un bucle (A, B, C, D y E).  
Los tiempos de retardo que introducen cada elemento son: A (4 ns), B (3 ns), C (2 ns),  
D (3 ns) y E (3 ns):

- (0.1 p) ¿Cuál es frecuencia del sistema?
- (0.1 p) ¿Cuánto tiempo se tarda en realizar 6 instrucciones?
- (0.3 p) Si se dispone de 2 registros para implementar una ejecución en canalización, ¿dónde se intercalarían para maximizar el rendimiento de la máquina? ¿Por qué? Hacer los cálculos sabiendo que cada registro de canalización introduce un retardo de 1 ns.
- (0.2 p) ¿Cuánto tiempo se tarda en realizar 6 instrucciones con el pipe-line?
- (0.2 p) ¿Cuánto tiempo se tardará en realizar 10000 instrucciones?

f. (0.2 p) ¿Cuál es ahora la frecuencia del reloj en canalización?

22. (0.3 p) Dada la palabra de control obtenida en la pregunta 16, actualiza el PC con  $Z=0$  y  $N=1$ .



23. (0.3 p) A partir de la figura, explica cuál es/son los flags que analiza/n la condición de N.  
¿Por qué?